SEAMAJ第三十四回研究会開催録
日時 ２０２３年４月１日（土）午後２時３０分より午後５時まで （ベルギー時間午前６時３０分、上海時間午後１時３０分） 開場予定 午後２時。
講師 ; 国井 泰夫様 分析工房(株)
講演タイトル ； 先端半導体技術ウォッチング
– 2nm半導体(Gate All Aroundナノシート)とは？ –
概要 ；
-先端半導体技術について技術的興味からウォッチングする。
-政治的・経済的観点の議論は深めない。
-Webで入手できる技術情報から素人目線で深堀したい点を探す。
～ 専門家の方々と議論を深めたい。
今回の焦点
-2nm 半導体とは？ 何が 2nm なのか？ なぜ 2nm と呼ばれるのか？
-Gate All Around ナノシート構造とは？
Gate All Around とは？ ナノシート とはどういう大きさ？ 構造は？
-2nmで必要なプロセス・装置・材料は？
略歴 ；
-学部・大学院での研究 (1975-1980)
極低温・超高圧下の磁性体電気伝導度、強誘電体の音響フォノン光散乱
-NTT研究所での研究 (1980-1998)
気相エピタキシャル成長 固相エピタキシャル成長(SOI構造形成)、SiGeバイポーラトランジスタ、全反射蛍光X線分析、クリーン化技術、CVD酸化膜のウェット・エッチング
-国際電気～日立国際電気～KOKUSAI ELECTRIC (1998-2020)
パンケーキ型エピタキシャル成長装置、縦型成膜装置、縦型SiGeエピタキシャル成長装置、 研究所所長
技術マーケティング ～ 新事業探索、異業種協業、技術動向調査
-分析工房株式会社 (2020-)
技術動向調査 ～ 半導体デバイス・プロセス・装置
参加者（敬称略）
新井、濱田、堀口、小林、鈴木、辻村、和田木、米田、国井、小森、水島、林、三重野
「次世代半導体の設計・製造基盤確立に向けて」 経済産業省 の資料レビュー
我が国半導体産業復活の基本戦略
ＩｏＴ半導体生産基盤の緊急強化（Ｓｔｅｐ１）
日米連携による次世代半導体基盤（Ｓｔｅｐ２）
グローバル連携による将来技術基盤（Ｓｔｅｐ３）
日米連携による半導体産業政策
半導体のサプライチェーン強靱化・研究開発には、同盟国や有志国・地域で連携して取り組むことが不可欠。日米間でも、首脳・閣僚レベルで半導体に係る協力が進展。
2022年5月4日 萩生田前経産大臣とレモンド米商務長官の間で、「半導体協力基本原則」に合意。
2022年5月23日 日米首脳会談 「半導体協力基本原則」に基づく、次世代半導体開発の共同タスクフォースの設定を発表した。
2022年7月29日 日米経済政策協議委員会（経済版2＋2） 重要・新興技術の育成・保護に向けて、日米共同研究開発の推進に合意。日本側の取組として、研究開発組織（日本版ＮＳＴＣ）の立ち上げを発表。
「半導体協力基本原則」概要
オープンな市場、透明性、自由貿易を基本とする。
米国ＮＳＴＣとは？
2023年Q1にガイドラインを発表：
米国が半導体技術センターを設立へ、110億ドルを投入
2023年03月27日 14時30分 更新 [Alan Patterson，EE Times]
https://eetimes.itmedia.co.jp/ee/articles/2303/27/news124.html
米国は、110億米ドルを投じて国立半導体技術センター（NSTC：National Semiconductor Technology Center）を創設する計画だ。アジア、特に中国への依存度を下げることが狙いの一つである。
米国は、半導体産業におけるリーダーシップ奪還に向けて、110億米ドルを投じて国立半導体技術センター（NSTC：National Semiconductor Technology Center）を創設する計画である。米国商務省は2023年第1四半期中に、NSTC創設に向けた最初の提案に関するガイドラインを発表するという。
NSTCは米国CHIPS法の一環で、イノベーションをラボからファブに移行するために、政府と産業界、学界、起業家、労働者の代表、投資家が参加する官民コンソーシアムとなる。
Working group : UC Berkeley, GF, Cadence, Intel, etc.
Gate All Around ナノシート構造とは？ ~ IBMの講演資料から
GAA (Gate All Around) 構造とは？ Gate が 4方向から チャネル を囲んだ構造
Fin型 と GAA型 の違いは？ Fin型 は Gate が 3方向から チャネル を囲んだ構造
GAA型 は Gate が 4方向から チャネル を囲んだ構造なので Fin型の延長
Fin型までに必要だった技術はGAA型でも必要
「飛級」はできない。 HKMG~GAAのすべてをTEGで勉強する。
HKMG ~ Replace-Gate ~ Dummy-Poly + Remove-Poly + IL/HK/WFM/Ad./Barrier/Fill-Metal
FinFET ~ Multi-Pattering + Etch + Trim + Bending-Prevent
GAA ~ Si/SiGe-stack-Epi + Controlled-SiGe-Etch + Inner-Spacer + Bottom-Isolation
+ multi-Vt-WFM-in-narrow-space
2nmで必要なプロセス・装置・材料は？
Mold stack ＆Etch:
SiGe/Si: Defect free, Uniform EPI
~ Low temp. Epi tool ~ SiH4/Si2H6, GeH4
STI Liner: Prevent oxidation
~ New Liner Film?
STI OX: Low temp.
~ New oxidant?
STI recess: Loading less
~ Atomic Layer Etching w/ New Etchant ?
Inner spacer:
Fin recess: Vertical profile
~ ALE w/ New Etchant ?
Indent etch: Loading less
Inner Spacer dep: Low-k (k<5)
~ Atomic Layer Deposition ?
~ Area Selective Deposition w/ New Precursor ?
Inner spacer etch: High selective
~ ALE w/ New Etchant ?
Nanosheet release:
Full channel etch: High selective
~ ALE w/ New Etchant ?
Replacement gate:
Reliability Si etch: High selective
~ ALE w/ New Etchant ?
Advanced drying: Collapse free
~ Supercritical Fluid Drying ?
Sac. film: Conformal
~ ALD w/ New Precursor?
WFM/Dipole film: Conformal
~ ALD w/ New Metal Precursor ?
WFM/Dipole etch: High selective
~ ALE w/ New Etchant ?
まとめ
・2nm半導体 ～ 何が 2nm なのか？ なぜ 2nm と呼ばれるのか？
2nm 線幅の構造はない。半導体製品の「ラベル」として 2nm と呼んでいる
~ 65nm まで2-3年毎に ~0.7x の微細化が進んでいた延長で ~2025年頃量産の Logicデバイスは2nm とラベリングされる。
・Gate All Around ナノシート構造とは？
GAA (Gate All Around) 構造は Gate が 4方向から チャネル を囲んだ構造。
Fin 型 は Gate が 3方向から チャネル を囲んだ構造。
GAA 型 は Gate が 4方向からチャネル を囲んだ構造なので Fin 型の延長。
Fin 型までに必要だった技術は GAA 型でも必要。
「飛級」はできないので HKMG~GAAのすべての技術をTEGで勉強する必要があるだろう。
・Beyond 2nm は？
CFET等のさらなる3D化。さらには 2D material 等の新材料？
・2nmで必要なプロセス・装置・材料は？
低温で均一性・選択性に優れたプロセス、それを実現する装置と材料
質疑応答（敬称略）
和田木：High-NA化の限界について？ グリーンEUV?
林：現在のEUVリソグラフィ装置は0.33NA。High-NAでは0.55NAまで。hyper NAと言って0.55から0.7の光学系の思想はある。
水島：チャネル材料は、Geの可能性は？
国井：加工上の制約が出てくるだろう。
（文責 三重野）
以上
ありがとうございます。
三重野